More on Modulo 2n -1 Addition - LARA - Libre accès aux rapports scientifiques et techniques
Rapport (Rapport De Recherche) Année : 2003

More on Modulo 2n -1 Addition

Jean-Luc Beuchat
  • Fonction : Auteur
Laboratoire de l'Informatique du Parallélisme

Résumé

This brief paper describes an improvement of the FPGA implementation of the modulo (2^n-1) adder investigated in a previous research report.
Ce petit article décrit une amélioration FPGA de l'additionneur modulo (2^n-1) décrit dans un précédent rapport de recherche

Domaines

Informatique [cs]
Fichier principal
Vignette du fichier
RR2003-14.pdf (130.98 Ko) Télécharger le fichier
Origine Fichiers produits par l'(les) auteur(s)

Colette ORANGE  : Connectez-vous pour contacter le contributeur

https://hal-lara.archives-ouvertes.fr/hal-02102102

Soumis le : mercredi 17 avril 2019-09:14:16

Dernière modification le : mardi 12 novembre 2024-15:20:06

Télécharger pour visualiser

Dates et versions

hal-02102102 , version 1 (17-04-2019)

Identifiants

  • HAL Id : hal-02102102 , version 1

Citer

Jean-Luc Beuchat. More on Modulo 2n -1 Addition. [Research Report] LIP RR-2003-14, Laboratoire de l'informatique du parallélisme. 2003, 2+2p. ⟨hal-02102102⟩

Exporter

BibTeX XML-TEI Dublin Core DC Terms EndNote DataCite

Collections

ENS-LYON CNRS INRIA UNIV-LYON1 LARA UDL
28 Consultations
80 Téléchargements

Partager

More