More on Modulo 2n -1 Addition

Jean-Luc Beuchat (1)

1 LIP - Laboratoire de l'Informatique du Parallélisme

This brief paper describes an improvement of the FPGA implementation of the modulo (2^n-1) adder investigated in a previous research report.

Ce petit article décrit une amélioration FPGA de l'additionneur modulo (2^n-1) décrit dans un précédent rapport de recherche

Mots clés: Computer arithmetic; FPGA

Mots clés: Arithmétique des ordinateurs

Domaines: Informatique [cs]

Jean-Luc Beuchat. More on Modulo 2n -1 Addition. [Research Report] LIP RR-2003-14, Laboratoire de l'informatique du parallélisme. 2003, 2+2p. ⟨hal-02102102⟩