Parallel Execution of the Saturated Reductions - Archive ouverte HAL Accéder directement au contenu
Rapport (Rapport De Recherche) Année : 2001

Parallel Execution of the Saturated Reductions

(1) , (1) , (1)
1

Résumé

This report addresses the problem of improving the execution performance of saturated reduction loops on fixed-point instruction-level parallel Digital Signal Processors (DSPs). We first introduce ``bit-exact'' transformations, that are suitable for use in the ETSI and the ITU speech coding applications. We then present ``approximate'' transformations, the relative precision of which we are able to compare. Our main results rely on the properties of the saturated arithmetic.
Ce rapport traite de la parallélisation des réductions saturées sur les processeurs DSP à arithmétique virgule fixe. Nous proposons das un premier temps des transformations "bit-exactes", appropriée aux applications de codage de parole ETIS et ITU. Puis, nous présentons plusieurs transformations "approchées", que nous comparons. Nos principales contributions sont basées sur les propriétés de arithmétique saturée.
Fichier principal
Vignette du fichier
RR2001-28.pdf (312.81 Ko) Télécharger le fichier
Origine : Fichiers produits par l'(les) auteur(s)

Dates et versions

hal-02101824 , version 1 (17-04-2019)

Identifiants

  • HAL Id : hal-02101824 , version 1

Citer

Benoît Dupont de Dinechin, Christophe Monat, Fabrice Rastello. Parallel Execution of the Saturated Reductions. [Research Report] LIP RR-2001-28, Laboratoire de l'informatique du parallélisme. 2001, 2+15p. ⟨hal-02101824⟩
24 Consultations
133 Téléchargements

Partager

Gmail Facebook Twitter LinkedIn More